A | B | C | D | E | F | G | H | CH | I | J | K | L | M | N | O | P | Q | R | S | T | U | V | W | X | Y | Z | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9
Niektorý z redaktorov požiadal o revíziu tohto článku. Redaktor si napríklad nie je istý, či neobsahuje obsahové chyby alebo je dostatočne zrozumiteľný. Prosím, opravte a zlepšite tento článok. Po úprave článku môžete túto poznámku odstrániť. |
Tomuto článku alebo sekcii chýbajú odkazy na spoľahlivé zdroje, môže preto obsahovať informácie, ktoré je potrebné ešte overiť. Pomôžte Wikipédii a doplňte do článku citácie, odkazy na spoľahlivé zdroje. |
Joint Test Action Group (JTAG) je zvyčajne meno pre IEEE 1149.1 štandard pomenovaný Standard Test Access Port a Boundary-Scan Architecture pre porty testovacieho prístupu používaného pre testovanie plošných spojov metódou boundary scan.
Skupina JTAG vznikla v roku 1985 a mala za úlohu vytvoriť metódu testovania osadených plošných spojov po ich výrobe. V tom čase sa stali štandardom viacvrstvové plošné spoje, čo malo za následok, že spojenia medzi integrovanými obvodmi už nebolo možné testovať sondami. Viac ako 95 % výrobných chýb v plošných spojoch boli následkom vád spájkovania na spojoch, nedokonalosti plošných spojov alebo spojov a spojovacích drôtoch medzi chipom IO a pinmi. Zámerom JTAG bolo navonok sprístupniť piny integrovaného obvodu tak, aby tieto chyby mohli byť odhalené. Priemyselný štandard sa stal konečne IEEE štandardom roku 1990 ako IEEE Std. 1149.1-1990 po mnohých rokoch predchádzajúceho používania. V tom istom roku Intel uvoľnil prvý procesor s rozhraním JTAG: 80486. To viedlo k rýchlemu zavedeniu aj u ďalších výrobcov. V roku 1994 bol pridaný dodatok, ktorý obsahuje popis jazyka na popis boundary scan (boundary scan description language – BSDL). Odvtedy si tento štandard osvojili výrobcovia na celom svete. Boundary-scan je dnes väčšinou synonymom pre JTAG.
Hoci bol navrhnutý pre plošné spoje, dnes je hlavne používaný pre sprístupnenie podblokov integrovaných obvodov a je tiež užitočným spôsobom ladenia malých mikropočítačových systémov, tvoriac pohodlné zadné dvierka do systému. Keď sa používa ako ladiaci nástroj, tak do čipu zabudovaný emulátor, ktorý využíva JTAG ako transportného mechanizmu – dovoľuje programátorovi prístup k ladiacemu modulu na chipe, ktorý je integrovaný do CPU. Ladiaci modul dovoľuje programátorovi ladiť software mikropočítača.
Dnes vo väčšine integrovaných obvodov sú všetky interne registre na jednom z skanovacích reťazcov. To dovoľuje otestovať celú kombinatorickú logiku kompletne otestovať dokonca i naletovanú na plošnom spoji, možno i v pracujúcom systéme. V kombinácii s BIST, skanovacie reťazce JTAG dovoľujú s nízkymi nákladmi integrované riešenie pre testovanie IO pre iste statické chyby (skraty, prerušenie spojenia a logické chyby). Mechanizmus testovacích reťazcov vo všeobecnosti nepomáha v odhaľovaní chýb časovania, teploty a ostatných chýb, ktoré sa vyskytujú dynamicky.
Text je dostupný za podmienok Creative Commons Attribution/Share-Alike License 3.0 Unported; prípadne za ďalších podmienok. Podrobnejšie informácie nájdete na stránke Podmienky použitia.
Antropológia
Aplikované vedy
Bibliometria
Dejiny vedy
Encyklopédie
Filozofia vedy
Forenzné vedy
Humanitné vedy
Knižničná veda
Kryogenika
Kryptológia
Kulturológia
Literárna veda
Medzidisciplinárne oblasti
Metódy kvantitatívnej analýzy
Metavedy
Metodika
Text je dostupný za podmienok Creative
Commons Attribution/Share-Alike License 3.0 Unported; prípadne za ďalších
podmienok.
Podrobnejšie informácie nájdete na stránke Podmienky
použitia.
www.astronomia.sk | www.biologia.sk | www.botanika.sk | www.dejiny.sk | www.economy.sk | www.elektrotechnika.sk | www.estetika.sk | www.farmakologia.sk | www.filozofia.sk | Fyzika | www.futurologia.sk | www.genetika.sk | www.chemia.sk | www.lingvistika.sk | www.politologia.sk | www.psychologia.sk | www.sexuologia.sk | www.sociologia.sk | www.veda.sk I www.zoologia.sk